Déclaration des variables et de la section ST
Gestion des bits horaires
Gestion défaut bloquant
Structure d’une séquence
Écriture de SEQ_1 : gestion étape 0
SEQ_1 : mise en œuvre du corps des étapes 10-70
SEQ_1 : étape 10 reset les bits CMD
SEQ_1 : étape 20 verse Produit A
SEQ_1 : étape 30 vide trémie et active mélangeur
SEQ_1 : étape 40 verse Produit B
SEQ_1 : étape 50 vide trémie
SEQ_1 : étape 60 mélange pendant 20s
SEQ_1 : étape 70 vide mélangeur
Gestion des sorties : section Ladder
Table d’animation ST
Simulation ST
Synthèse : Table des variables
Synthèse : F023_BITS_HORAIRES
Synthèse : Gestion défaut bloquant
Synthèse : SEQ_MELANGE étape 0-20
Synthèse : SEQ_MELANGE étape 30-70
Synthèse : F900_SORTIE_TOR
Synthèse : Table d’animation ST
